鈴木 健太
- 電話: +81 90 7890 1234
- メール: kenta.suzuki@email.com
- 所在地: 大阪, 日本
- LinkedIn: kenta-suzuki-hardware
概要
過去8年間、組込みシステム向け高性能プロセッサ設計とFPGAベースのアクセラレーター開発を主導してきました。電力効率を20%向上させ、処理速度を15%加速させることに成功した実績があります。
最新の半導体技術とシミュレーションツールを駆使し、製品サイクル全体にわたるハードウェア検証と最適化において卓越した専門知識を有しています。
職歴
シニアハードウェア開発エンジニア, パナソニック株式会社 -- 大阪, 日本
4月 2019 – 現在
-
次世代AIアクセラレーターのアーキテクチャ設計と実装を担当し、前世代と比較して推論性能を30%向上させました。
-
低電力消費を実現するカスタムASIC設計プロセスを最適化し、消費電力を18%削減しました。
-
FPGAベースのプロトタイプ開発および検証チームをリードし、開発期間を2ヶ月短縮しました。
-
シミュレーションおよび検証プラットフォームの構築と改善を行い、設計エラー検出率を25%向上させました。
ハードウェア開発エンジニア, 株式会社東芝 -- 大阪, 日本
4月 2015 – 3月 2019
-
組込みシステム向けマイクロコントローラーの設計、開発、デバッグに従事し、製品の市場投入を支援しました。
-
Verilog/VHDLを用いたデジタル回路設計とFPGA実装を担当し、機能検証を成功させました。
-
ボードレベルのハードウェアテストとトラブルシューティングを実施し、製造品質基準を維持しました。
-
サプライヤーとの連携を通じて、部品選定とコスト削減に貢献し、製品原価を5%削減しました。
学歴
大阪大学, 電気電子情報工学 修士 -- 吹田, 日本
4月 2013 – 3月 2015
大阪大学, 電気電子情報工学 学士 -- 吹田, 日本
4月 2009 – 3月 2013
スキル
ハードウェア設計: ASIC設計, FPGA設計, マイクロコントローラー, デジタル回路設計, アナログ回路設計, 高速インターフェース設計 (PCIe, DDR)
プログラミング言語・ツール: Verilog, VHDL, SystemVerilog, C/C++, Python, MATLAB, Cadence Virtuoso, Synopsys Design Compiler, Xilinx Vivado, Intel Quartus Prime
検証・シミュレーション: 論理シミュレーション, 形式検証, 電力解析, タイミング解析, 信号完全性解析, EMC/EMI対策
オペレーティングシステム: Linux, Windows
その他: 組込みシステム, PCB設計, プロトタイピング, デバッグ, 品質管理, プロジェクト管理
